

13.10. ЗАПОМИНАЮЩИЕ ЭЛЕМЕНТЫ НА БИПОЛЯРНЫХ СТРУКТУРАХ

В качестве простейшего запоминающего элемента можно использовать интегральный RS -триггер (рис. 13.30). Управление работой такого триггера осуществляется потенциалами U_a , U_{on} и U_p , подаваемыми в адресную A_i и разрядные P_i и P_j шины. Определенные соотношения между потенциалами U_a , U_{on} и U_p обеспечивают хранение, запись или считывание информации.

В режиме хранения информации потенциалы адресной




Рис. 13.30. Схема интегрального запоминающего элемента на биполярных структурах

и разрядных шин должны удовлетворять соотношению $U_a < (U_{он} = U_p)$. При этом триггер находится в одном из устойчивых состояний, когда один из транзисторов

($VT1$ или $VT2$) открыт, а другой — закрыт. Через эмиттер 1 открытого транзистора протекает ток, а токи эмиттеров 2 обоих транзисторов отсутствуют. Будем считать, что триггер находится в единичном состоянии, при котором транзистор $VT2$ открыт, а $VT1$ — закрыт.

Считывание единицы из триггера заключается в пропуске тока через регистровую шину P_i . При этом состояние триггера должно остаться прежним. Следовательно, для считывания 1 необходимо переключить эмиттеры открытого транзистора $VT2$, что достигается увеличением потенциала эмиттера 1 по сравнению с потенциалом эмиттера 2 ($U_a > U_p$). Чтобы при этом сохранить единичное состояние триггера, необходимо сохранить равенство потенциалов эмиттеров 2 обоих транзисторов. Таким образом, для считывания информации из триггера необходимо выполнить условие $U_a > (U_p = U_{он})$.

Для записи единицы необходимо обеспечить условия $U_p < U_{он}$ и $U_a > U_{он}$. Если при этом триггер находится в единичном состоянии, то его состояние не изменится, только на момент записи произойдет переключение эмиттеров 1 и 2 открытого транзистора $VT2$. Если же перед записью 1 триггер находится в нулевом состоянии ($VT1$ открыт, а $VT2$ закрыт), то при одновременном выполнении условий $U_p < U_{он}$ и $U_a > U_{он}$ произойдет его переключение в единичное состояние.

Рассмотренный запоминающий элемент относится к транзисторно-транзисторной логике (ТТЛ). Время выборки данных из ЗУ, выполненных на элементах ТТЛ, уменьшается до 30...40 нс, а потребляемая одним ЗЭ мощность составляет около 1,5 мВт.

ЗУ на биполярных структурах содержатся во многих сериях ИМС: в сериях К155 и КМ155 (К155РУ5 — ОЗУ на 256 бит со схемами управления; К155РУ1, КМ155РУ1 — ОЗУ на 16 бит и др.), К500 (К500РУ410 — ОЗУ на

256 бит со схемами управления; К500РЕ149 — программируемое ПЗУ на 1024 бит) и др.